PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-005783

(43)Date of publication of application: 09.01.1992

(51)Int.CI.

G06K 17/00

G06F 3/08

G06K 19/07

(21)Application number: 02-106529

(71)Applicant: YAZAKI CORP

(22)Date of filing:

24.04.1990


(72)Inventor: AOKI TORU

SUZUKI SHIGEHARU

(54) IC CARD DATA READ WRITE DEVICE AND IC CARD

(57)Abstract:

PURPOSE: To improve the transmission speed of a data and to reduce noise at the time of using a non-contact system by providing a microcomputer controlling the read/write of a built-in memory and a direct read/write means with the IC card to use them by switching. CONSTITUTION: In an IC card 1, a microcomputer 12 is provided to control the read/write of a built-in memory 11, and also a direct reading/writing means 13 is provided. When selecting the means 13 by a selection means 12b of this microcomputer 12, a switch request signal is supplied through a switch request means 12c to a reader/writer 2, and a clock supplied from the device 2 is switched to a high-speed clock by a clock switch means 23 to improve the speed of the data transmission while the read/write of the memory is performed rapidly. Along with this, the time of exposing the data to noise from the outside is shortened, and the noise can be reduced in the non-contact system electromagnetic coupling, etc., the IC card.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

of the second section

⑩ 日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報(A) 平4-5783

®Int. Cl. 5

識別記号 庁内整理番号

❸公開 平成4年(1992)1月9日

G 06 K 17/00 G 06 F 3/08 G 06 K 19/07 D 6711-5L C 7232-5B

6711-5L G 06 K 19/00

N

審査請求 未請求 請求項の数 2 (全9頁)

60発明の名称

ICカードデータ読出/書込装置及びICカード

②特 願 平2-106529

②出 願 平2(1990)4月24日

 透

静岡県裾野市御宿1500 矢崎総業株式会社内

@発 明 者

鈴 木

重 治

静岡県裾野市御宿1500 矢崎総業株式会社内

⑩出 願 人 矢崎総業株式会社

東京都港区三田1丁目4番28号

個代 理 人 弁理士 滝野 秀雄 外3名

明編

1. 発明の名称

- ICカードデータ読出/書込装置及びICカー r

2. 特許請求の範囲

(I) メモリと、該メモリに記憶されているデータを読み出し或いは該メモリに対して所定のデータを書き込む制御や所定の演算処理などを行なうマイクロコンピュータと、該マイクロコンピュータによらず直接前記メモリに記憶されているデータの読み出しを行なう直接読み出し/書き込み手段を有するICカードと、

該ICカードが着脱目在に装着され、読み出されたデータをICカードから受け取ると共に、 ICカードに対して書き込みのためのデータを 送出するデータ読出/書込装置とを備え、

前記ICカードが、前記デーク読出/書込装置から入力するデータ分類コマンドに基づいて、デーク分類を判定するデーク分類判定手段と、

該デーク分類判定手段による判定結果によって 前記直接読み出し/書き込み手段を選択的に働 かせる選択手段と、前記データ分類判定手段に よる判定結果によって前記データ読出/書込装 置に対してクロックの切換要求信号を送出する 切換要求手段とを有し、

前記データ読出/書込装置が、前記ICカードの切換要求手段からの切換要求信号によってクロックの速度を切り換えるクロック切換手段を有する、

ことを特徴とする!Cカードデータ読出/書 込装置。

(2) メモリと、該メモリに配憶されているデータを読み出し或いは該メモリに対して所定の行デタを書き込む制御や所定の演算処理などをコンピュータと、該マイクロコンピュータと、該マイクロコンピュータと、該マイクロコンピュータと、対してデータの語み出しを行なっ直接読み出し/響コマンチ段と、外部から入力するデータ分類コマン

特 周 平 4-5783 (2)

・ドに基づいて、データ分類を判定するデータ分類を判定手段と、該データ分類判定手段による判定結果によって前記直接読み出し/書き込み手段を選択的に働かせる選択手段と、前記データ分類判定手段による判定結果によって外部に対してクロックの切換要求信号を送出する切換要求手段とを有する、

ことを特徴とする1Cカード。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、メモリと共にマイクロコンピュータ (以下CPUという)を内蔵したICカードと、 このICカードが着脱自在に装着され、読み出さ れたデータをICカードから受け取ると共に、I Cカードに対して書き込みのためのデータを送出 するデータ読出/書込装置とを備えるICデータ データ読出/書込装置及びICカードに関するも のである。

〔従来の技術〕

従来、ICカードとして、メモリの他に該メモ

CPUを内蔵しないメモリカードでは、R/W上のCPUによるカードとのDMA転送を行ったり、高速なI/Fを使用してデータ伝送の高速化を実現している。

以上要するに、ICカードはCPUを内蔵しているがゆえにアクセス速度或いはアクセス欠点となっている。このため、ICカードとR/Wとの間の結合を電磁結合などによる非接触式にしたときには、ノイズ干渉などの雑音により、データアクセスにかかる時間が長くなるほどノイズの影響を受け、データの信頼性が低下してしまう。

よって本発明は、上述した従来の問題点に鑑み、 データの伝送速度の高速化を図り、非接触式であ ってもノイズによる影響を少なくしたCPU内蔵 のICカードを提供することを課題としている。

〔課題を解決するための手段〕

上記課題を解決するため本発明により成された ICカードデータ統出/書込装置は、第1図の基本構成図に示す如く、メモリ11と、該メモリ1 リに対するデータの読み出し/書き込み制御や、 所定の演算処理を行なうCPUを内蔵し、2 を内蔵したのでの高度な分散処理を行なっての高度な分散処理を行なっての高度な分散処理を行っての高度ではなどでは、 一タのファイル管理、機会によるというないででは、 のメモリに対してデータの読み出し/書きイをしておりには、 があるのがある。 のメモリに対してデータの読みとである。 でがいいときには、 がいいときには、 がいいときには、 がいいときには、 がいいときには、 がいいときには、 がいいとが表することがある。 でがとりたがある。 ではは、 のがある。 でがいるとのがある。 でがいるとのででできるとにないません。 でではないるといいのでではより、 でででいるといいのででできる。 ででででいる。 でででできる。 でででできる。 でででできる。 ででできる。 でできる。 でできる。 ででできる。 でできる。 ででできる。 でできる。 ででできる。 でできる。 でできる。 でできる。 でできる。 ででできる。 ででできる。 ででできる。 ででできる。 でできる。 ででできる。 ででできる。 でできる。 ででできる。 ででできる。 でできる。 でできる。 でできる。 ででできる。 でできる。 ででき

(発明が解決しようとする課題)

現在、CPUを内蔵するICカードとR/Wとのアクセス速度は、接触式及び非接触式にかかわらずホストコンピュータとR/Wのインターフェース(1/F)の伝送速度に合わせている。これは、ICカードが内蔵しているCPUの処理速度に依存せざるを得ないためである。これに対して

1に記憶されているデータを読み出し或いは該メ モリに対して所定のデータを書き込む制御や所定 の演算処理などを行なうマイクロコンピュータ1 2と、該マイクロコンピュータ12によらず直接 前記メモリに対してデータの書き込み或いは該メ モリに記憶されているデータの読み出しを行なう 直接読み出し/書き込み手段13を有する1Cカ ード1と、該1Cカード1が着脱自在に装着され、 読み出されたデータをICカード!から受け取る と共に、10カード1に対して書き込みのための データを送出するデータ読出/書込装置 2 とを備 え、前記「Cカード」が、前記データ読出/書込 装置2から入力するデータ分類コマンドに基づい て、データ分類を判定するデータ分類判定手段1 2 a と、該データ分類判定手段12aによる判定 結果によって前記直接読み出し/書き込み手段1 3を選択的に働かせる選択手段12bと、前記デ - 夕分類判定手段 1 2 a による判定結果によって 前記データ読出/書込装置2に対してクロックの 切換要求信号を送出する切換要求手段12cと有

特開平4-5783 (3)

し、前記デーク読出/書込装置 2 が、前記 1 Cカード 1 の切換要求手段 1 2 c からの切換要求信号によってクロックの速度を切り換えるクロック切換手段 2 3 を有することを特徴としている。

また、本発明による1Cカードは、第1図の基 本構成図に示す如く、メモリ11と、該メモリ1 1 に記憶されているデータを読み出し或いは該メ モリ11に対して所定のデータを書き込む制御や 所定の演算処理などを行なうマイクロコンピュー タ12と、該マイクロコンピュータ12によらず 直接前記メモリ11に対してデータの書き込み或 いは該メモリに記憶されているデータの読み出し を行なう直接読み出し/書き込み手段13と、外 部から入力するデータ分類コマンドに基づいて、 データ分類を判定するデータ分類判定手段12a と、該データ分類判定手段12aによる判定結果 によって前記直接読み出し/書き込み手段13を 選択的に働かせる選択手段12bと、前記データ 分類判定手段12bによる判定結果によって外部 に対してクロックの切換要求信号を送出する切換 要求手段12cとを有することを特徴している。 :作 田)

以上の構成において、ICカード1内のマイク ロコンピューター2は、メモリー1に対してデー 夕の読み出し/書き込み制御や、所定の演算制御 を行う。また、直接読み出し/書き込み手段13 は、データ読出ノ書込装置2から入力するデータ 分類コマンドに基づいてデータ分類判定手段12 a が行うデータ分類の判定結果によって選択手段 12 bにより働かされる。また、データ分類判定 手段12aによる判定結果によって切換要求手段 12 cが、データ読出/書込装置2に対してクロ ックの切換要求信号を送出し、これに応じてデー タ読出/書込装置2内のクロック切換手段23が ICカード1へのクロックの速度を切り換えるの で、「Cカードデータ読出/書込装置における」 Cカードの読出及び書込のためのデータの伝送速 度をデータの種類に応じて高低に切り換えること ができる。

また、ICカード1内の直接読み出し/書き込

み手段13は、外部から入力するデータ分類コマンドに基づいてデータ分類判定手段12aが行りり類の判定結果によって選択手一ク分類の判定結果によって切り換でされる。そして、プリクを選択的に働かされる。そして、クリカではよったが、外部に対しているので、該切要要要では、クロックによったが、人力するクロックによりの伝送速度をデータの伝送速度をデータの伝送速度をデータの伝送をができる。

よって、メモリ11に対するデータの読み出し 或いは書き込みが、ICカード内のマイクロコン ピュータ12によって全て行われるものに比べて 高速に行えるようになる。

(実施例)

以下、本考案の実施例を図面に基づいて説明する。

第2図は本発明によるICカードの一実施例を示し、同図において、Iは接触端子を持たない非接触式のICカードであり、該ICカード1はそ

の内部にEPROMやEEPROMなどから構成されたデータメモリー1と、CPU12と、直接メモリアクセスコントローラ(以下DMACという)13と、「/O切換回路14と、シリアルグパラレル変換回路15と、パラレル/シリアル変換回路15と、変調回路17と、変調回路18と、受信コイル19と、送信コイル20と、整流平滑及び電圧安定化回路21と、発振回路22とを備える。

また、2はリーダライタ(R/W)でり、該R /W2は1/O切換回路21と、コマンド判別回路22と、タイミング制御回路23と、バッファ メモリ24と、インターフェース25と、シリア ルグは回路27と、復調回路28と、変調回路2 9と、受信コイル30と、送信コイル31と、発 振回路32とを備える。

以上の構成において、R/W2に対して1Cカード1を非接触式で装着すると、送信コイル31,20と受信コイル19,30とが互いに電磁結合

销開平4-5783 (4)

され、送信コイルが発生する磁界の変化を受信コイルにより誘導電流として取り出し、データの送 受信や電源供給を非接触式で行う。 なお、電磁結 合の他に光結合やマイクロ波によっても非接触式 で送受信を行なうことができる。

ICカード1内のCPU12は、メモリー1に対して読み出し/書き込み制御信号(以下R/W信号という)とアドレス信号を出力し、CPU12を介してメモリ11のデータが1/O切換回路14に入出力される。更に、CPU12は内部のマイクロプログラムの中にDMACプログラムを内蔵している。

また、DMAC13はメモリ11に対してR/W信号、アドレス信号を出力し、メモリ11のデータが1/O切換回路14に直接入出力される。
1/O切換回路14はDMAC13に対して直接メモリアクセス(以下DMAという)の要求信号を出力し、DMAC13は1/O切換回路14に対してDMAの許可信号を出力し、これによって1/O切換回路14はCPU12を介したデータ

の読み出し/書き込みと、 C P U I 2 を介さずに 直接メモリ 1 1 に対するデータの読み出し/書き 込みを切換える。メモリ 1 1 からのパラレルデータは 1 / O 切換回路 1 4 を介してパラレル/シリアル変換回路 1 6 に入力されシリアルデータに変換され、更に変調回路 1 8 により変調されて送信コイル 2 0 に入力される。

一方、受信コイル19で受信されたシリアルデークは復調回路17により復調され、シリアルルグルの変換回路15でパラレルデークに変換回路14に入力される。また及受信された電源は、整流平滑及で登っていれて9で受信された電源は、整流平滑と電圧安定化回路21により整流平滑と電圧安定化が行なわれて各部に供給される。また、発展回路22はCPU12とDMAC13に動作クロックを与える。

メモリ11は、処理結果や一時データなどの各種汎用データを記憶する汎用データ領域111と 識別コード (ID) などの所定データを登録する ための登録データ領域112とを有する。具体的

R/W 2 において、インターフェース 2 5 を介してホストコンピュータ 3 から入力される R/W 信号は、バッファメモリ 2 4 と I/O 切換回路 2 Iに入力される。また、ホストコンピュータ 3 からの読み出し/書き込みデータは、バッファメモ

リ24を介して「ノO切換回路2」に入出力され る。そして、ICカード1内のメモリ11に記憶 されているデータを読み出すときには、受信コイ ル30によりメモリ11のデータを受信し、復調 回路28でこれを復調してシリアルノパラレル変 換回路26においてパラレルデータに変換し、コ マンド判別回路22を介して1/0切換回路21 に入力し、更にバッファメモリ24、インターフ ェース25を介してホトスコンピュータ3に対し て出力する。また、データをメモリー」に書き込 むときと、R/W信号をICカード1に出力する ときには、ホストコンピュータ3からのデータ及 びR/W信号をインターフェース25、バッファ メモリ24、1/0切換回路21を介してパラレ ル/シリアル回路27に入力してシリアル変換し、 更に変調回路29により変調して送信コイル31 に出力する。

一方、ホストコンピュータ 3 からのメモリ 1 1 のアドレス信号は、インターフェース 2 5 、タイミング制御回路 2 3 及びバッファメモリ 2 4 を介 じて I / O 切換回路 2 I に入力され、パラレル/シリアル変換回路 2 7、変調回路 2 9、送信コイル 3 1 を通じて I C カード 1 に出力される。

タイミング制御回路 2 3 は、発振回路 3 2 からのクロックに基づき、通常速度の通常クロックとと、高速度の高速クロックの 2 種類のクロックを選択的に出力する。そして、通常クロックのときにはメモリ11の登録データ領域112に対してCPU12によるデータの読み出し/書き込みを行い、高速クロックのときには汎用データ領域11 1 に対して DMAによる読み出し/書き込みを行う。

また、コマンド判別回路 2 2 は、受信コイル 3 0、復調回路 2 8、シリアルノバラレル変換回路 2 6を介して 1 Cカード 1 から出力された速度変換要求信号をデコードし、そのデコード結果をタイミング制御回路 2 3 からの上記クロック速度を設定する。なお、 1 / O 切換回路 1 4 , 2 1 はクロック速度を常時監視してタイミングのれ

を防止している。

上述のことを行うために予め1Cカード1のコ マンドとして、「登録データ書込ま、「汎用デー 夕書込!、『登録データ読出」及び『汎用データ 読出」を用意しておく。これらのコマンドをIC カードーがデコードすることにより、登録データ と汎用データの区別、読出と書込の区別を行うこ とができる。ICカード1は上記によってR/W に速度切換要求を行い、このためにICカード1 からの出力回路はフリップフロップを用い、IC カードが活性化(CPU12のプログラムのリセ ットなどのカードのリセット処理)を行うときに は登録データ速度で行うように出力信号を送出す る。このときの信号は、他のコマンドと重複しな いようなものを選定し、誤動作を防止するように する。ICカード1が活性化されてからのICカ - ド1とR/Wの伝送速度は、平常では低速にな っているので、速度切換コマンドを汎用データの リード、ライトのオン、オフの区別をすることで 制御することができる。

第3図は、JCカード1内のCPU12が実行する仕事(一部その他の回路の処理も含む)を示すフローチャート図であり、CPU12はICカード1がR/W2に装着されると起動され、まずステップSIにおいてICカード1を活性化し、タイミング制御回路23に対してメモリ11の読み出し/書き込みを行なう通常の速度に設定すると共に、ICカード1の正当性を確保する。

次にステップS2においてR/W2を介してホストコンピュータ3からデータ分類コマンドと共に入力するR/W信号に基づいてメモリ11に対するデータの読み出しか、書き込みかを判定し、読み出し処理であればステップS3に進む。

ステップS3においては、読み出しコマンドとアドレス信号をR/W2から受信コイル19、復調回路17、シリアル/パラレル変換回路15、 I/O切換回路14を介して受信する。次に、ステップS4において、上記データ分類コマンドに基づいて読み出すデータが汎用データであるか登

録データであるかを判定し、登録データであればステップS5に進み、ここでCPU12からメモリ11の登録データ領域112にアクセスしたアドロのステップS6においてこのアクセスしたアドレスのデータを取り込むと共に、「ノ〇切換回路14、パラレル/シリアル変換回路16、変調回路18、送信コイル20を介してR/W2に対して出力させる。

上記ステップS4の判定の結果読み出すデータが汎用データであればステップS7に進み、に進みしていて、これにはスタンバイとなり、Rグ取はCPU12はスタンバイとなり、Rグ取はCP以のの所有権はわる。するには、データの移替わる。すなは、日の実行によってク3からの表行によってク3からによってク3からに入力するデータ分類コマンドに入力するデータ分類コマンドにしている。であるよストコンとよってク3から読み出している。であるよストコンとは、日間によっての対象を選択的に働かせる選択手段としての機能している。

次にステップS8に進み、R/W2に対して速 度切換要求信号(高速クロックの要求信号)を出 力する。その後ステップS9において、R/W2 がこの要求信号を受信コイル30で受信し、復調 回路28、シリアルノバラレル変換回路26を介 してコマンド判別回路22が入力してこれをデコ - ドする。そしてステップS10においてタイミ ング制御回路23が通常速度から高速度の高速ク ロック発振に切換わる。次のステップS11にお いては、速度が切換わったか否かを判定し、判定 がYESならばステップS12においてR/W2 から1Cカード1に対して読み出しアドレス信号 をパラレル/シリアル変換回路27、変調回路2 9、送信コイル31を介して出力する。次にステ ップS13に進み、ここでDMAC13は該アド レス信号によりメモリ11の汎用データ領域11 1をアクセスし、そこに記録されているデータを パラレルノシリアル変換回路16、変調回路18、 送信コイル20を介してR/W2に対して出力す る。上記ステップS10~S13がDMA転送処

理である。

そしてステップS14において、上記デ切りという。 とは、大田度に対して、大田度に切換では、ステップS14におきでは、ステップはは、ステップのでは、ステップのでは、ステップのでは、カーとのでは、カ

上記ステップS2における判定の結果が、メモリ11に対するデータの書き込みであれば、ステップS18に進む。このステップS18においては、書き込みコマンドとアドレス信号をR/W2から受信コイル19、復調回路17、シリアル/

パラレル変換回路15、1/O切換回路14を介して受信する。次にステップS19においてある。次にステップS19においるのではデータが選ボータであればステップS20におんで、メモリ11の登録データ領域112を下りたストータ3からのでは、カル・カークを指コイル19、復いのステックを押して入力して上記アクセスしたアリアルノパラレルを書き込む。

また上記ステップS19の判定の結果、読み出すデータが汎用データであれば、ステップS22に進み、ここでDMAプログラムに分岐してメインプログラムを停止する。これによりCPU12はスタンバイとなり、R/W信号、アドレス信号、データの各バスの所有権はCPU12からDMAC13に切替わる。すなわち、ステップS19の実行によってCPU12は、外部装置であるホストコンピュータ3から書き込みコマンドと共に人

力するデータ分類コマンドに基づいて、前記直接 読み出し/書き込み手段としてのDMAC13を 選択的に働かせる選択手段として機能している。

次にステップS23に進み、DMAC13はR /W2に対して速度切換要求信号(高速クロック の要求信号)を出力する。 R/W2は該要求信号 を受信コイル30で受信し、ステップS24にお いて復調回路28、シリアル/パラレル変換回路 26を介してコマンド判別回路22に入力し、こ れをデコードする。そしてステップS25におい てタイミング制御回路23が通常速度から高速度 の高速クロック発振に切換える。次のステップS 2 6 では、速度が切替わったか否かを判定し、 Y ESならばステップS27において、R/W2か らICカード1に対して書き込みアドレス信号と 書き込みデータがパラレル/シリアル変換回路 2 7、変調回路29、送信コイル31を介して出力 される。次にステップS28に進み、ここでDM AC13は該アドレス信号によりメモリ11の汎 用データ領域111をアクセスし、書き込みデー

特別平4-5783(7)

タを書き込み格納する。上記ステップS25~S 28がDMA転送処理である。

きしてステップS29において上記データの換え き込み後R/W2に対信号を出力し、ステップS31において身に ではまでの連要求信別回路22か、これを ではまりではないではないではないではないではないではないではないではないでは、ステップS31においる。まででは、アードし、ステップの場合では、カードとは、カードとは、カードとは、カードとは、カードとのでは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードとは、カードを では、メインプログラムが実行される。

なお、上記実施例では非接触式のICカードについて説明したが、接触式であってもよい。しかし、非接触型のICカードに適用したときには、データがICカードと送受信手段間の空間に存在

する時間が短縮されるので、外来ノイズ等に対するデータの信頼性が向上する。

(効果)

4. 図面の簡単な説明

第1図は本発明によるICカードデータ統出/ 書込装置及びICカードの基本構成を示すプロック図、


第2図は本発明による1Cカードデータ読出/

書込装置の実施例を示す図、


第3図は第2図中のCPUが行う仕事を示すフローチャート図である。

1… I Cカード、11…メモリ、12…マイクロコンピュータ (CPU)、12a…データ分類判定手段、12b…選択手段、12c…切換要求手段、13…直接読み出しノ書き込み手段 (DMAC)、2…データ読出ノ書込装置 (リーダライタ)、23…クロック切換手段。


特許出願人		矢崎総業株式会社			
æ	理 人	ä	野	秀	雄
•	同	ф	内	康	雄
	同	有	坂		悍
	同 ·	草	¥		敏



-679-




第 1 図



第 2 図

特開平4-5783 (9)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
\square REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.